信息學院本科生李睿最新科研成果被集成電路領域旗艦會議DAC接收

ON2020-05-05文章來源 信息科學與技術學院CATEGORY新聞

近日,我校信息學院哈亞軍課題組的大四本科生李睿以第一作者身份向國際會議ACM/IEEE Design Automation Conference (DAC 2020) 投稿的論文被接收(論文題目:DVFS-Based Scrubbing Scheduling for Reliability Maximization on Parallel Tasks in SRAM-based FPGAs)。這是李睿同學今年在國際會議上被接收的第二篇科研論文。早前他以第二作者身份參與的論文被IEEE電路與系統方向的旗艦會議International Symposium on Circuits and Systems (ISCAS 2020)接收。

基于靜態RAM(SRAM)的現場可編程門陣列(FPGA)是衛星及智能車等應用領域的優選高能效計算平臺。它具有強大的計算能力和超高性能,并具有可重新配置電路的靈活性。同時相對于專用芯片ASIC,FPGA具有低成本和上市快的顯著優點。但是基于SRAM的FPGA最初并不是為了高可靠性場景而設計研發,就可靠性而言,存儲在SRAM中的數據在高輻射環境下容易被外界影響,從而引發數據翻轉變得不穩定。為了解決這個問題,哈亞軍課題組提出了新型的基于動態電壓頻率調整(DVFS)的FPGA刷新機制,并開發出一套優化算法使SRAM在被調用前能最大化提高被刷新的機會。相較于業界現在采用的三重模塊冗余方法,刷新機制利用了FPGA的可編程性,從而避免了大量硬件冗余。相比其他最新相關研究,這項工作能提高36.1%的系統穩定性,基本無硬件額外開銷,使得基于SRAM的FPGA可以運用于航天和智能汽車等對電路穩定要求較高的領域。

文章提出的方法

ACM/IEEE DAC會議是集成電路輔助設計(EDA)和嵌入式系統領域的國際最權威會議, 迄今已有超過50年的歷史,主要關注芯片、電路以及系統設計的新工具和新方法。該會議近兩年的論文接收率為20%左右。每年大陸學者在DAC會議上發表論文數量不多,而以本科生作為第一作者發表的論文更是罕見。今年的DAC學術會議將于7月19日至23日于美國舊金山舉辦,屆時將會吸引眾多科學家、研究者和工業界人士同臺交流,為未來的研究提供更多思路和啟發。

ACM/IEEE DAC 大會海報

今年哈亞軍課題組有多篇文章被國際頂級會議和期刊接收,這幾篇文章均以上??萍即髮W為第一完成單位。哈亞軍教授回國后創立了可重構與智能硬件實驗室并擔任后摩爾器件與集成系統研究中心主任,現已形成包括博士生、碩士生、本科生在內近15人的科研團隊。幾年來,該團隊專注于FPGA結構和設計工具,超低功耗數字電路與系統設計,應用于智能汽車及機器人的定制計算系統設計等的研究,并將諸多成果發表在了國際頂級期刊和會議上。實驗室十分重視學生培養,尤其重視包括本科生在內所有組員的批判性思維和創新思維能力的提升。李睿同學今年夏天將在哈亞軍課題組開始研究生階段的學習。

李睿同學